- 链接地址:https://blog.csdn.net/CNMNMSL1/article/details/114539312
- 链接标题:verilog入门-CSDN博客
- 所属网站:blog.csdn.net
- 被收藏次数:6245
文章浏览阅读2.7k次。硬件描述语言:Hardware Description Language HDL综合:用代码的形式描述硬件。最终在硬件电路上实现功能。verilog描述出硬件功能后需要使用综合器对verilog代码进行解释并将代码转化成实际的电路来表示,最终产生实际的电路(网表)。实质:代码->电路**仿真:**通过仿真软件进行仿真测试,检测出BUG并解决仿真需要测试程序(产生激励信号),verilog绝大多数须发都是为了仿真测试使用,少部分用于电路设计可综合设计:以仿真测试为目的的程序,不能与实际电路对应_verilog
版权声明:本文发布于特牛网址导航 内容均来源于互联网 如有侵权联系删除
标签:verilog